三、你的通勤如何解释你的芯片

假设一位普通办公室职员的日常能量预算。人们很容易假设大部分能量花在实际工作上——开会、做表格、思考。事实并非如此。对许多办公室职员来说，一天中最大的能量消耗是通勤——每天两次往返于家和办公室之间的驾车或乘车。案头工作相对“廉价”；交通占主导。

芯片也不例外。门电路负责“思考”，导线负责“通勤”。在大规模AI集群中同样如此：超过80%的能量花在搬运数据上，而非计算数据。同样（程度较轻）的失衡存在于每一颗智能手机SoC内部。

一旦你以这种方式看待功耗，对折叠的热学质疑就被逆转了。批评者假设将晶体管封装得更紧密必然会提高功耗密度，因为他们隐含地关注门电路的计数——即“案头工作”。但主导项是“通勤”。而逻辑折叠做了什么？它让每个人的家离办公室更近。

当你将电路折叠成垂直层，并通过亚微米间距的混合键合焊盘连接时，原本跨越长水平导线（数百微米）的信号现在只需通过几微米远的键合焊盘垂直下落。根据我们的经验，折叠路径上的导线长度在典型核心上缩短20%，在某些关键路径上缩短高达70%。时钟网络——一些最繁忙、最耗电的导线——缩短得如此之多，以至于我们将时钟缓冲器数量削减了一半以上。仅一个处理模块，折叠就将时钟布线缩短了28%，缓冲器数量从43,600个降至19,000个。

每一条缩短的导线都意味着更小的电容需要充电，因此功耗方程中的主导项崩溃了。案头工作——即实际的开关——基本不变，但通勤被大幅削减。这就是功耗密度降低的来源。不是因计算更少，而是因搬运数据更少。

所以楼主上班的通勤时间是多长？

所以原来农民工兄弟们干活猛，是因为工地包吃包住吗？

一天天上班，有3、4个小时都浪费在路上

逻辑折叠是什么呢？我能想到就只有：

1、硬件层面芯片内部走线和堆叠优化，指令集改进

2、软件层面的指令和算法优化

这些并不是什么新的概念，大家一直在做优化，只是各家做出来的成绩多少不一定